+2 MM articles scientifics and academics

143 Articles

1 of 15 pages | 10 records | more records»

DESIGN TIMED FSM WITH VHDL MOORE PATTERN

M. A. M?roshnyk,A. S. Shkil,E. N. Kulak,D. Y. Rakhlis,A. M. M?roshnyk,N. V. Malahov

Context. The relevance of the work consists in the development of computer-aided design methods for automatic real-time logic control devices by developing a single template in a synthesized subset of the hardware description language in the style of auto... see more

Radìoelektronika, Ìnformatika, Upravlìnnâ , 2020

Free Access

CRC 8-bit Encoder-Decoder Component in FPGA using VHDL

ANDHI RACHMAN SALEH,SUNNY ARIEF SUDIRO

AbstrakCyclic Redundancy Check (CRC) adalah salah satu jenis dari deteksi kesalahan yang digunakan pada pengiriman data. CRC umumnya digunakan di jaringan digital dan perangkat penyimpanan untuk mendeteksi perubahan tidak disengaja pada data asli. CRC mem... see more

Cyclic Redundancy Check | VHDL Language | Xilinx ISE 8.1i

Elkomika , 2020

Free Access

CRC 8-bit Encoder-Decoder Component in FPGA using VHDL

ANDHI RACHMAN SALEH,SUNNY ARIEF SUDIRO

Cyclic Redundancy Check | VHDL Language | Xilinx ISE 8.1i

Jurnal Elkomika , 2020

Free Access

Diseño de un receptor DVB-S en VHDL utilizando las herramientas del entorno MATLAB/Simulink

Alejandro González García,Reinier Díaz Hernández

Los sistemas de radiodifusión satelital son una alternativa económica para el despliegue de la televisión y otros servicios en áreas poco pobladas y de difícil acceso. En el presente trabajo se presenta la modelación e implementación hardware de un recept... see more

DVB-S | HDL Coder | FPGA-in-the-Loop | Simulink | Xilinx Core Generator

Revista Ingeniería Electrónica, Automática y Comunicaciones , 2020