SUMMARY
Dentro del diseño digital de lógica programable se cuenta con una gran cantidad de herramientas de software, sin embargo se observa que existe la necesidad de disponer de mayores facilidades para los usuarios de estos sistemas. Los principios necesarios de usabilidad pueden ser provistos por los lenguajes de programación visual. Por otro lado, para generar código VHDL o Verilog sintentizable en una FPGA a través de un sistema visual coherente, es necesario superar múltiples inconvenientes. En este trabajo se presenta una nueva herramienta visual para el diseño de circuitos electrónicos digitales.