SUMMARY
Actualmente el diseño de sistemas de generación y distribución de señal/es de reloj de alto desempeño (alta frecuencia, skew, jitter y consumo de potencia reducidos) para sistemas en un Solo Chip (SoC), constituye una importante área de investigación en el desarrollo de sistemas electrónicos. En este artículo se presenta un análisis de las principales filosofías de diseño de redes de generación y distribución de señal de reloj actuales y futuras. Se deriva que las redes no-resonantes en base a osciladores controlados por voltaje/corriente representan una alternativa altamente atractiva para la sincronización de sistemas en un solo chip debido a su fácil diseño, alta regularidad, y escalabilidad con la tecnología de fabricación.